

(43) Date of publication of application: 21 . 07 . 98

H04L 27/38

(72) Inventor: **SASAKI MITSURU**

decides the window application timing.

COPYRIGHT: (C)1998,JPO

Figure 1 is a block diagram of a peak detection circuit. The circuit processes two input signals, I (10) and Q (11), which are converted to analog (12, 13) and then processed by FFT blocks (14, 15). The outputs are synchronized (17) and then processed by delay (21, 22) and moving average (23, 24) blocks. The results are then multiplied (25, 26) and summed (27, 28) to produce a peak value (29, 30). The peak value is then processed by a peak detection circuit (31) which includes a counter (32), memory (33), and a 1MHz oscillator (18) to produce a 1250-count output (34).

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-190610

(43) 公開日 平成10年(1998) 7月21日

(51) Int.Cl.<sup>9</sup>

識別記号

F I

H 0 4 J 11/00

H 0 4 J 11/00

Z

H 0 4 L 7/00

H 0 4 L 7/00

F

27/38

27/00

G

審査請求 未請求 請求項の数13 O L (全 10 頁)

(21) 出願番号

特願平8-344132

(22) 出願日

平成 8 年(1996) 12月24日

(71) 出願人 000237592

富士通テン株式会社

兵庫県神戸市兵庫区御所通 1 丁目 2 番28号

(72) 発明者 佐々木 満

兵庫県神戸市兵庫区御所通 1 丁目 2 番28号

富士通テン株式会社内


(74) 代理人 弁理士 石田 敬 (外 3 名)

(54) 【発明の名称】 マルチキャリア方式の受信機

(57) 【要約】

【課題】 受信の同期が外れたときに速やかに復帰できる受信機に関する。

【解決手段】 1つのフレーム内でガードインターバルをそれぞれ有する複数の送信シンボルがマルチキャリアのフーリエ変換により抽出されるマルチキャリア方式の受信機において、一定の時間長の送信シンボルのうちガードインターバルを除く有効シンボルのみにフーリエ変換を行うためにウインドウをかける時間同期部 17 と、時間同期部にウインドウをかけるタイミングを与えるために受信機内に設けられ且つクロック周波数を可変にできる受信側クロック 18 と、受信側クロックのクロック周波数についてガードインターバルの相関を用いて前記送信シンボルの長さを基準として補正行うクロック補正部 20 とを備える。



## 【特許請求の範囲】

【請求項1】 1つのフレーム内でガードインターバルをそれぞれ有する複数の送信シンボルがマルチキャリアのフーリエ変換により抽出されるマルチキャリア方式の受信機において、

一定の時間長の前記送信シンボルのうち前記ガードインターバルを除く有効シンボルのみにフーリエ変換を行うためにウインドウをかける時間同期部と、

前記時間同期部にウインドウをかけるタイミングを与えるために前記受信機内に設けられ且つクロック周波数を可変にできる受信側クロックと、

前記受信側クロックのクロック周波数について前記ガードインターバルの相関を用いて前記送信シンボルの長さを基準として補正を行うクロック補正部とを備えることを特徴とするマルチキャリア方式の受信機。

【請求項2】 前記クロック補正部は、受信信号と該受信信号を前記送信シンボル長だけ遅延した遅延信号との相関を取り、前記ガードインターバルを受信したときにピークとなる該相関の間隔を前記受信側クロックで測定しピーク間の時間長として求め、さらに、前記送信シンボルの時間長と前記ピーク間の時間長との時間差を求め該時間差が小さくなるように前記受信側クロックのクロック周波数を補正することを特徴とする、請求項1に記載のマルチキャリア方式の受信機。

【請求項3】 前記クロック補正部は、前記ピーク間の時間長が2倍の前記送信シンボル長よりも大きくなり、前記ピーク間にフレーム間のヌルシンボルを含む場合には前記受信側のクロック周波数の補正を禁止することを特徴とする、請求項2に記載のマルチキャリア方式の受信機。

【請求項4】 前記クロック補正部は、前記相関がしきい値より大きい場合には相関のピークと判定することを特徴とする、請求項2に記載のマルチキャリア方式の受信機。

【請求項5】 前記クロック補正部は、前記相関のピークが反射波の影響を受けて小さくなるにともなって前記しきい値を小さくすることを特徴とする、請求項4に記載のマルチキャリア方式の受信機。

【請求項6】 前記クロック補正部は、前記ヌルシンボルを検出後前記相関のピークをカウントし、1フレームの相関のピークの最大カウント数以内ならば前記相関のピークがしきい値以下の場合でも、前記しきい値以下になる前の前記ピーク間の時間長を維持することを特徴とする、請求項2に記載のマルチキャリア方式の受信機。

【請求項7】 前記クロック補正部は、前記遅延信号の移動平均をとることを特徴とする、請求項2に記載のマルチキャリア方式の受信機。

【請求項8】 前記クロック補正部は、受信モードが外部より切り換えられるとき、前記遅延信号の遅延時間を前記受信モードに応じて変更することを特徴とする、請

求項1に記載のマルチキャリア方式の受信機。

【請求項9】 前記クロック補正部は、同相成分及び直交成分の受信信号と該受信信号を前記送信シンボル長だけ遅延した遅延信号との相関をそれぞれ取り、相関の同相成分と直交成分の比を取って相関の位相角を求め、この位相角が小さくなるように受信信号のダウンコンバータを行う発振器の周波数を制御することを特徴とする、請求項2に記載のマルチキャリア方式の受信機。

【請求項10】 前記フーリエ変換を行うフーリエ変換器は前記フレームのヌルシンボル位置の後に続く同期を取るための参照シンボルだけフーリエ変換して周波数のずれを求め、この周波数のずれが小さくなるように受信信号のダウンコンバータを行う発振器の周波数を制御することを特徴とする、請求項2に記載のマルチキャリア方式の受信機。

【請求項11】 前記フーリエ変換器は、予め前記参照シンボルだけ変換したデータを選択するためのアドレッシング手段を有することを特徴とする、請求項10に記載のマルチキャリア方式の受信機。

【請求項12】 前記クロック補正部における前記発振器の周波数の制御では周波数ずれの微分に対して不感帯が設定されることを特徴とする、請求項9に記載のマルチキャリア方式の受信機。

【請求項13】 前記フーリエ変換器における前記発振器の周波数の制御では周波数ずれの微分に対して不感帯が設定されることを特徴とする、請求項10に記載のマルチキャリア方式の受信機。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は直交したマルチキャリアに情報を分割して送信する直交周波数分割多重方式の受信機に関し、特に受信の同期が外れたときに速やかに復帰できる受信機に関する。

## 【0002】

【従来の技術】図15は従来の直交周波数分割多重方式の受信機の例を示す図である。本図に示す如く、アンテナ1、高周波増幅器2を介してデジタルオーディオ放送(DAB)を受信して得た受信信号が発振器4の主搬送波信号により乗算器3でダウンコンバータされる。乗算器3の出力に接続される帯域通過フィルタ5は高周波成分を除去する。帯域通過フィルタ5に接続される乗算器6、7は同相成分、直交成分を生成する。乗算器6には発振器8の副搬送波信号が同相成分を生成するために入力される。乗算器7には発振器8の副搬送波信号がその位相を90°だけシフトして直交成分を生成するために入力される。乗算器6、7の出力にはそれぞれ低域通過フィルタ10、11、アナログ/デジタル(A/D)変換器12、13を介して高速フーリエ変換器14(FFT)が接続され、各マルチキャリアに分割された位相、振幅情報が抽出される。高速フーリエ変換器14の

出力に接続される復調部15（デコード）は抽出された位相、振幅情報をシンボルに復調する。スピーカ16は復調部15の復調結果を出力する。

【0003】時間同期部17は、低域通過フィルタ10、11の出力に接続され、フレームとフレームとの間のヌルシンボルを検出して高速フーリエ変換器14の変換を開始すべき時間同期を求める。つまり、ヌルシンボルを検出後、ガードインターバルの時間を考慮して、有効シンボルにだけウインドウがかけられる。周波数同期部18は、復号器15の復調結果、特に復調された参照シンボル（フェーズリファレンス）を用いて発振器4の周波数シフト（自動周波数制御：AFC）を行う。

【0004】なお、デジタルオーディオ放送には、例えば、欧州では、モードI、II、IIIがあり、ダウンコンバートを行うために主搬送波信号の周波数は、例えばモードIでは250MHz、モードIIでは1GHz、モードIIIでは2GHzである。図16は復調部15で復調されるデータを説明する図である。本図に示す如く、1フレームは参照シンボル、複数の連続する送信シンボルからなる。フレーム間のヌルシンボルの部分にはマルチキャリアが存在しない。各送信シンボルはガードインターバルと有効シンボルからなる。参照シンボルは同期を取るためのトレーニングシンボルである。つまり、参照シンボルでは同期を取るために準備されたデータでマルチキャリア間隔の周波数のずれが容易に算出可能になっている。

【0005】なお、有効シンボルは送信データであるのでそのデータ内容が時々刻々異なるが、ガードインターバルはその内容が一定で送信シンボル毎に繰り返される。また、モードI、II、IIIの各々で1つのフレーム当たりのシンボル数は76、76、153であり、シンボル当たりのマルチキャリアの数は1536、384、192であり、有効シンボル長は1ms、250μs、125μsであり、ガードインターバル長は250μs、62.5μs、31.5μsである。

【0006】高速フーリエ変換器14は、1回の変換ではガードインターバルを除いた1つの有効シンボルだけにウインドウをかける、つまり、モードIの場合には1回の変換では1536のマルチキャリアについて変換を行う。時間同期部17では、モードIで説明すると、ヌルシンボルを検出した後ガードインターバル長の時間250μs後に高速フーリエ変換器14に1msの第1のウインドウをかける。さらに、ヌルシンボル検出後1.500ms後に第2のウインドウをかけ、以下同様にウインドウをかける。このウインドウをかけるのに使用される時間は受信機内の受信側クロック18を使用している。

【0007】ところで、この受信機における時間を発生する発振回路である受信側クロック18は年々精度が向上しているが、発振回路により得られる時間にはバラツ

キがある。このバラツキに起因して、高速フーリエ変換器14は、有効シンボルだけでなく、ガードインターバルの一部を変換したり、バラツキが大きいと隣の有効シンボルの一部を変換したりすることが生じる。

【0008】他方、周波数同期部19では、復号器15の復調結果、特に復調された参照シンボルを用いて、ウインドウをかける時間のずれを求め、このずれをフィードバックして発振器4の主搬送波信号の周波数を変化させる自動周波数制御（AFC）が行われる。

10 【0009】

【発明が解決しようとする課題】しかしながら、上記の周波数同期部19では、復号器15を介しているため、以下のような場合には、応答が遅いという問題がある。何らかの原因で受信同期が長い間外れるとき、例えば、受信開始時には周波数同期部18によるフィードバック量は無く、または、この受信機が車両に搭載され車両が長いトンネルを通過してトンネルの外に出たときには、周波数同期部18によるフィードバックは復調データが無い状態で更新されているので使用できない状態になっている。たとえ、トンネルに入る前のフィードバック量を保存していたとしても、トンネルから出たときにこのフィードバック量は実際に必要なフィードバック量とは異なるものになっている可能性がある。いずれにしても、このような場合、時間同期部17では受信側クロック18のバラツキに起因して正しいウインドウをかけることができず、周波数同期部19がそのずれを修正してくれるのを待たなければならない。しかし、周波数同期部19は復号器を15を経由してフィードバック量を求めるので、タイムラグがあり、応答が遅いという問題がある。

30 【0010】したがって、本発明は、上記問題点に鑑み、受信の同期状態が何らかの原因で外れたとき、受信側のクロックにバラツキがあっても、速い応答で同期を得ることができるマルチキャリア方式の受信機を提供することを目的とする。

40 【0011】

【課題を解決するための手段】本発明は、前記問題点を解決するために、1つのフレーム内でガードインターバルをそれぞれ有する複数の送信シンボルがマルチキャリアのフーリエ変換により抽出されるマルチキャリア方式の受信機において、一定の時間長の前記送信シンボルのうち前記ガードインターバルを除く有効シンボルのみにフーリエ変換を行うためにウインドウをかける時間同期部と、前記時間同期部にウインドウをかけるタイミングを与えるために受信機内に設けられ且つクロック周波数を可変にできる受信側クロックと、前記受信側クロックのクロック周波数について前記ガードインターバルの相関を用いて前記送信シンボルの長を基準として補正を行うクロック補正部とを備えることを特徴とする。具体的には、前記クロック補正部は、受信信号と該受信信号を

前記送信シンボル長だけ遅延した遅延信号との相関を取り、前記ガードインターバルを受信したときにピークとなる該相関の間隔を前記受信側クロックで測定しピーク間の時間長として求め、さらに、前記送信シンボルの時間長と前記ピーク間の時間長との時間差を求め該時間差が小さくなるように前記受信側クロックのクロック周波数を補正する。この手段により、ガードインターバルの内容は有効シンボルのように時々刻々と変化せず、一定なので、相関のピーク間の時間長が送信シンボル長に対応でき、受信側クロックのクロック周波数にバラツキがあっても送信シンボル長で一致させる補正が可能になる。このため、同期外れに対して復帰が早くなる。

【0012】前記クロック補正部は、前記ピーク間の時間長が2倍の前記送信シンボル長よりも大きくなり、前記ピーク間にフレーム間のヌルシンボルを含む場合には前記受信側クロックのクロック周波数の補正を禁止する。この手段により、送信シンボル長を基準として受信側クロックを補正するので、ヌルシンボルを含む区間も補正に考慮すると却って補正が劣化するのでこの区間を除外する。

【0013】前記クロック補正部は、前記相関がしきい値より大きい場合には相関のピークと判定する。さらに、前記クロック補正部は、前記相関のピークが反射波の影響を受けて小さくなるにもなって前記しきい値を小さくする。この手段により反射の影響があっても補正が可能にできる。前記クロック補正部は、前記ヌルシンボルを検出後前記相関のピークをカウントし、1フレームの相関のピークの最大カウント数以内ならば前記相関のピークがしきい値以下の場合でも、前記しきい値以下になる前の前記ピーク間の時間長を維持する。この手段により、反射波の影響があっても補正が可能になる。

【0014】前記クロック補正部は、前記遅延信号の移動平均をとる。遅延信号の変動による影響を除去する。前記クロック補正部は、受信モードが外部より切り換えられるとき、前記遅延信号の遅延時間を前記受信モードに応じて変更する。モードの変更があっても、同期外れに対する復帰が早くなる。

【0015】前記クロック補正部は、同相成分及び直交成分の受信信号と該受信信号を前記送信シンボル長だけ遅延した遅延信号との相関をそれぞれ取り、相関の同相成分と直交成分の比を取って相関の位相角を求め、この位相角が小さくなるように受信信号のダウンコンバートを行う発振器の周波数を制御する。この手段により、周波数同期部とクロック補正部を一体にでき構成が簡単化すると同時に復調器を経由しないので応答も早くなる。

【0016】前記フーリエ変換を行うフーリエ変換器は前記フレームのヌルシンボル位置の後に続く同期を取るための参照シンボルを1回だけフーリエ変換して周波数のずれを求めて、この周波数のずれが小さくなるように受信信号のダウンコンバートを行う発振器の周波数を制

御する。具体的には、前記フーリエ変換器は、予め前記参照シンボルだけを変換したデータを選択するためのアドレッシング手段を有する。この手段により、フーリエ変換器は、フレームの他のシンボルの変換を要せず、単に参照シンボルだけの処理が可能であるので、発振器の周波数の制御の応答が早くなる。

【0017】前記クロック補正部における前記発振器の周波数の制御では周波数ずれの微分に対して不感帯が設定される。前記フーリエ変換器における前記発振器の周波数の制御では周波数ずれの微分に対して不感帯が設定される。この手段により、自動周波数制御が一定値以下に収束した場合には自動周波数制御の信号を一定に保つことが可能になる。さらに、自動周波数制御の信号を一定に保った後に検出した周波数ずれ情報が予め設定したレベルを継続して越える場合に、自動的に自動周波数制御モードに復帰することが可能になる。これにより一瞬の妨害などによる自動周波数制御の誤動作を防止することが可能になる。同時に、一定環境下で動作中でも受信機、外部要因での発熱により発振器の周波数がゆるやかに変化することが予想されるが、これによる復調誤りを低減できる。

#### 【0018】

【発明の実施の形態】以下本発明の実施の形態について図面を参照して説明する。図1は本発明に係るマルチキャリア方式の受信機の高速フーリエ変換器のウインドウをかけるタイミングに使用されるクロック周波数を補正するクロック補正部を示す図である。本図に示す如く、クロック補正部20はガードインターバルについて相関ピークを求め、相関ピーク間の時間を基準として受信側クロック18を補正するものである。まず、低域通過フィルタ10、11の出力にそれぞれ接続される遅延器21及び22は、それぞれに入力する同相成分(I)、直交成分(Q)信号を前述の1つの送信シンボル長の時間分だけ遅延する。この遅延時間は、前述の如く、モードIの場合には1.25ms(ガードインターバル:250μs、有効シンボル:1ms)である。乗算器23、24は遅延器21、22の各遅延信号と低域通過フィルタ10、11の遅延前の各出力信号とを乗算する。移動平均器25、26は乗算器23、24の出力をそれぞれ移動平均する。移動平均は遅延信号の変動を除去するために行われる。二乗器27、28は移動平均器25、26の出力をそれぞれ二乗し、加算器29は二乗器27、28の出力を加算し、平方根器30は加算器29の出力の平方根をとる。ピーク検出部31は平方根器30の出力のピークを検出し、このピーク検出があると後述のカウンタ32にクリア信号を出力する。この検出では、平方根器30の出力が所定値以上の場合にはピークとされる。カウンタ32はクロック18のクロック信号をカウントする。クロック18のクロック周波数は、例えば、1MHzとする。カウンタ32はピーク検出部31から

クリア信号を入力するとカウンタ値をメモリ33に記憶し、そのカウンタ値をクリアして、カウントを再び開始する。比較器34は1.25msに相当するカウント値1250を基準としてメモリ33の記憶値と比較し、そのカウント差をクロック18に出力する。受信側クロック18は比較器34のカウント差が小さくなるように周波数を変更する。時間同期部17はこの受信側クロック18のクロック信号を用いて高速フーリエ変換器14にウィンドウをかけるタイミングを決定する。

【0019】図2は図1のクロック補正部20の遅延と相関を説明するタイムチャートである。本図に示す如く、受信信号の送信シンボルの配置、第1のガードインターバル信号SG1、第1の有効シンボル信号S1、第2のガードインターバル信号SG2、第2の有効シンボル信号S2、第3のガードインターバル信号SG3、第3の有効シンボル信号S2、…に対して、遅延器21、22の出力信号は、送信シンボル長分だけ遅れる。有効シンボルの内容は情報データであるので時々刻々と異なるため、例えば、受信信号の第2の有効シンボルS2と遅延信号の第1の有効シンボルS1とは相関が無く、同様に受信信号の第3の有効シンボルS3と遅延信号の第2の有効シンボルS2とも相関が無い。すなわち、受信信号と遅延信号との有効シンボルには相関が無い。しかし、ガードインターバルのシンボルの内容は固定されているため、受信信号の第2のガードインターバル信号SG2と遅延信号の第1のガードインターバル信号SG1とは相関が大きくなり、同様に受信信号の第3のガードインターバル信号SG3と遅延信号の第2のガードインターバル信号SG2とは相関が大きくなる。すなわち、受信信号と遅延信号とのガードインターバルでは相関が大きい。このため、隣接する相関のピーク値の間隔が送信シンボル長となる。

【0020】したがって、本発明によれば、受信側クロック18のクロック周波数にバラツキがあっても、送信シンボル長を基準として補正されるので、時間同期部17に正しいクロック周波数を提供することが可能になる。さらに、ピーク検出部31のクリア数をカウントするカウンタ35を設けてもよい。このカウンタ35はヌルシンボルを検出するために設けられる。

【0021】図3はカウンタ32及び35の関係を説明する図であり、図4はヌルシンボル付近の相関を説明するタイムチャートである。図3に示す如く、先ずカウンタ32では、ステップS1においてヌルシンボルを含む区間になるのを待つ。つまり、図4に示す如く、ピーク検出部31の隣接する相関ピークの間隔が2送信シンボル長(2×1250カウント)より大きい場合にはヌルシンボルを含む区間と判断する。このような判断により、この間では受信側クロック18のクロック周波数の補正を行わない。ステップS2において上記判断が「YES」ならカウンタ32はカウンタ35のカウント数n

=0と設定する。ステップS3において、カウンタ32は次の相関のピークであるクリアを待つ。ステップS4においてカウンタ32はカウント値をメモリ33に移し、カウント値をクリアする。このカウント値を用いて、受信側クロック18のクロック周波数の補正が行われる。ステップS5において、カウンタ35はピーク検出部31からのクリア数をカウントし、カウント数n=75か否かを判断する。この判断が「NO」ならステップS3に戻り、「YES」ならステップS1に戻る。

【0022】このようにして、モードによりシンボルの数は決まっているので、必要なタイミングの生成は容易に行われる。図5は反射波によるシンボル干渉がある場合の相関を説明するタイムタイムチャートである。受信信号は、本図に示す如く、反射波により干渉される直接波として得られる。この場合、受信信号のガードインターバルは直接波のガードインターバルと反射波の有効シンボルとの斜線領域のような干渉により狭くなる。このため、相関信号は通常の場合に比較して振幅が小さくなる。

【0023】図6は反射波がある場合のピーク検出部31のしきい値を説明する図である。本図(a)に示すように、ピーク検出部31では反射波が無い場合に平方根器30の出力にしきい値を設定してその出力がしきい値を越えるとクリア用のパルスが発生する。これに対して、本図(b)に示す如く、相関信号の振幅が小さくなるときには、その振幅が小さくなるに応じて上記しきい値を小さくする。このとき、逆に、相関信号が1つ抜けると、送信シンボル長が2倍になったように誤検出が行われる。このため、しきい値を相関強度に応じて設定し送信シンボル長の誤検出により受信側クロック18の精度が却って補正により悪くなるのを防止している。

【0024】図7はピーク検出部31のしきい値を変更する手段の例を示す図である。本図(a)に示す如く、ピーク検出部31は、入力信号を可変しきい値と比較する比較器311と、入力信号を1サンプル周期( $\tau$ )だけ遅延する遅延器312と、遅延器312の出力信号と入力信号とを比較する比較器313とを具備する。さらに、比較器313の入力信号が、本図(b)に示す如く、遅延器313の出力よりも小さくなると、遅延器312の出力の振幅の大きさに応じて比較器311のしきい値が変更される。

【0025】図8はピーク検出部31の別の例のタイムチャートを示す図である。本図に示す如く、ピーク検出部31への入力信号がしきい値を越えない場合には、図3のステップS3～S5に戻り、カウンタ35のカウント値n≠75であれば、すなわち、ヌルシンボル区間に無ければ、しきい値を越えた場合の送信シンボル長tと同じ疑似的な送信シンボル長t'のクリアパルスが発生する。上記と同様に相関信号が検出されないことにより受信側クロック18の精度が却って補正により悪くなる

のを防止している。

【0026】図9はクロック補正部20においてモードの変更に伴って遅延器21、22の変更を説明するフローチャートである。ステップS11において、外部からモード変更の割込みを待つ。ステップS12において、上記変更割込みがあった場合にはモードに応じて遅延テーブルを参照する。例えば、モードIの場合は1.25ms、モードIIの場合は312.5μs、モードIIIの場合は156.25μsである。ステップS13において既存のパラメータ(遅延時間)を破棄し、新たなパラメータ(遅延時間)を設定する。この場合、図1の比較器34の基準カウント値は、モードIの場合は1250カウント、モードIIの場合は313カウント、モードIIIの場合は156カウントである。ステップS14において上記で説明した関連信号を求め、受信側クロック18によるシンボルタイミングを求める。ステップS15においてシンボルタイミングのずれを基に受信側クロック18の時間同期信号を形成する。このようにしてモード変更後速やかにパラメータを切り換えて復調処理に要する時間を短縮することができる。

【0027】図10はクロック補正部20により自動周波数制御(AFC)を行う例を示す図である。本図

(a)に示す如く、移動平均器25、26の出力を割り算する割り算器39を設け、この出力を基に発振器4の主搬送波信号の周波数が制御される。発振器4の主搬送波信号の周波数と送信に使用される搬送波信号との周波数との間に周波数のずれがある場合には、本図(b)に示す如く、移動平均器25、26の出力の位相角が変化する。この変化が小さくなるように上記割り算器39の出力により発振器4の出力周波数が制御される。このようにして、従来、時間同期部17と周波数同期部19

(図15参照)とは別々に設けられたいが、周波数同期部19は時間同期部17と一体にすることにより構成が簡単になる。

【0028】図11は高速フーリエ変換器14の変換結果を基に発振器4を制御する例を示す図であり、図12は図11の高速フーリエ変換器14の動作を説明するフローチャートである。図12のステップS21において、高速フーリエ変換器14はクロック補正部20の情報を基にヌルシンボルの次のシンボルの入力を待つ。ここに、図16の説明の如く、ヌルシンボルの次のシンボルは参照シンボルである。ステップS22において、高速フーリエ変換器は参照シンボルを変換する。ステップS23において参照シンボルによる周波数のずれを検出する。ステップS24において、この周波数ずれ(キャリアシフト)を基に発振器4の周波数を制御する。このように、復調部15を経由せずに高速フーリエ変換器14により自動周波数制御を行うことにより応答性が改善される。

【0029】図13は図11の高速フーリエ変換器14

での処理概要を説明する図である。高速フーリエ変換器14では、通常、計算順序を計算しながら全データが出力されるよう演算されるが、参照シンボルで周波数ずれデータを演算する場合には、予め決めたデータの算出のみでよい。すなわち、本図に示す如く、演算順序テーブルを準備しアドレッシング手段によりデータの選択を行い不要な演算を行わないようにしてある。このため、必要な部分のみを処理することで処理量が低減でき、全体の処理量から要求される処理部(デジタル信号プロセッサ)の能力を大きくしなくてすみ、結果的にコストダウンも可能となる。

【0030】図14は図10及び図11における自動周波数制御に設定される不感帯を説明する図である。本図(a)に示す如く、周波数ずれ検出値の微分を横軸に取り、且つ自動周波数制御量(AFC制御量)を縦軸にとって、周波数ずれ検出値の微分値に対するしきい値を基に不感帯が設定される。この場合、しきい値は周波数ずれがマルチキャリア間隔の1/100程度以下になるようにすることが適当である。このようにして、自動周波数制御が一定値以下に収束した場合には自動周波数制御の信号を一定に保つことが可能になる。さらに、自動周波数制御の信号を一定に保った後に検出した周波数ずれ情報が予め設定したレベルを継続して越える場合に、自動的に自動周波数制御モードに復帰することが可能になる。これにより一瞬の妨害などによる自動周波数制御の誤動作を防止することが可能になる。同時に、一定環境下で動作中でも受信機、外部要因での発熱により発振器の周波数がゆるやかに変化することが予想されるが、これによる復調誤りを低減できる。

【0031】

【発明の効果】以上の説明により、本発明によれば、受信の同期状態が何らかの原因で外れたとき、受信側クロックのクロック周波数にバラツキがあっても、速い応答で同期を得ることができる。

【図面の簡単な説明】

【図1】本発明に係るマルチキャリア方式の受信機の高速フーリエ変換器のウインドウをかけるタイミングに使用されるクロック周波数を補正するクロック補正部を示す図である。

【図2】図1のクロック補正部20のシンボル遅延と相関を説明するタイムチャートである。

【図3】カウンタ32及び35の関係を説明する図である。

【図4】ヌルシンボル付近の相関を説明するタイムチャートである。

【図5】反射波によるシンボル干渉がある場合の相関を説明するタイムタイムチャートである。

【図6】反射波がある場合のピーク検出部31のしきい値を説明する図である。

【図7】ピーク検出部31のしきい値を変更する手段の

例を示す図である。

【図8】ピーク検出部31の別の例のタイムチャートを示す図である。

【図9】クロック補正部20においてモードの変更に伴って遅延器21、22の変更を説明するフローチャートである。

【図10】クロック補正部20により自動周波数制御(AFC)を行う例を示す図である。

【図11】高速フーリエ変換器14の変換結果を基に発振器4を制御する例を示す図である。

【図12】図11の高速フーリエ変換器14の動作を説明するフローチャートである。

【図13】図11の高速フーリエ変換器14での処理概要を説明する図である。

【図14】図10及び図11における自動周波数制御に設定される不感帯を説明する図である。

\*【図15】従来の直交周波数分割多重方式の受信機の例を示す図である。

【図16】復調部15で復調されるデータを説明する図である。

【符号の説明】

4…発振器

14…高速フーリエ変換器

17…時間同期部

18…受信側クロック

10 20…クロック補正部

21、22…遅延器

25、26…移動平均器


31…ピーク検出部

32、35…カウンタ


33…メモリ

34…比較器


【図1】




【図8】



【図2】




【図3】







【図4】




【図5】




【図6】




【図9】




【図10】




(b)




【図7】



【図12】



【図13】





【図16】

